Guillem Alsina Gonzàlez
La guerra comercial por la inteligencia artificial no solo se libra en el terreno de los modelos de lenguaje, sino también en el hardware que debe soportar su ejecución, y buena prueba de ello es el ascenso de NVIDIA como principal empresa proveedora, y la espectacular subida que su cotización bursátil ha experimentado a lo largo de los últimos años.
Las arquitecturas hardware que dominan este panorama son, principalmente, la ARM y, un poco más rezagada, la x86-64, con un tercer jugador que intenta hacerse un hueco: la arquitectura RISC-V, abierta (es decir, todo el mundo puede acceder a sus especificaciones y fabricar chips basados en esta) y que seduce a algunos fabricantes que se especializan en ella.
Uno de estos es SiFive, que tiene un amplio catálogo de soluciones para varios mercados, y que ahora ha anunciado el lanzamiento de cinco nuevos chips RISC-V correspondientes a la segunda generación de la familia Intelligence, y entre los que se incluyen dos diseños nuevos (el X160 y el X180) junto a las actualizaciones de los modelos X280, X390 y XM.
Estos chips están pensados para acelerar cargas de trabajo de inteligencia artificial en un amplio abanico de aplicaciones, con mejoras incorporadas en tres frentes: procesamiento escalar, procesamiento vectorial y, en el caso de XM, un motor matricial.
En términos sencillos, lo escalar opera datos de uno en uno, lo vectorial trabaja con varios elementos en paralelo para reducir instrucciones y consumo, y el motor matricial multiplica bloques de datos, una operación habitual en redes neuronales.
Los X160 Gen 2 y X180 Gen 2 están orientados a operar en el borde de la red (edge) y para aplicaciones de la IoT, priorizando eficiencia y tamaño para automoción, robótica autónoma, automatización industrial y dispositivos inteligentes. Su objetivo es el de llevar funciones avanzadas de IA al edge más restringido por potencia y superficie, donde la eficiencia condiciona la viabilidad de los proyectos y el coste del sistema.
El uso de motores vectoriales permite ejecutar modelos de IA con menos instrucciones, menor consumo y menor huella que las CPU solo escalares, un ajuste directo para IA en el edge. Frente a una CPU puramente escalar, la ejecución vectorial reduce la sobrecarga de control y acelera inferencias manteniendo contenida la complejidad del software.
En aplicaciones reales, la segunda generación de Intelligence cubre desde cómputo de IA avanzado —con distintos anchos vectoriales y la opción de motor matricial en XM— hasta configuraciones optimizadas para área y energía. La compañía indica que está observando tracción en el mercado y menciona la adopción de la nueva serie X100 por dos fabricantes de semiconductores de los Estados Unidos, pero sin revelar su nombre.
Los chips de la serie X pueden actuar como unidad de control de aceleradores mediante interfaces SSCI y VCIX, facilitando la integración y simplificando la pila de software. En este papel de ACU, el núcleo RISC-V gestiona y asiste al acelerador del cliente, permitiendo concentrar la innovación en el procesamiento de datos a nivel de plataforma.
El contexto acompaña a esta estrategia; un estudio de Deloitte citado por la compañía anticipa al menos un 20% de crecimiento de las cargas de IA en todos los entornos y un 78% en edge, lo que sitúa las aplicaciones perimetrales como un foco de inversión. Desde el análisis del sector, se destaca que las novedades de esta segunda generación introducen funciones pensadas para resolver necesidades concretas de clientes, con métodos de rendimiento y eficiencia orientados a ese escenario.
Los cinco diseños ya se encuentran disponibles para licenciar, y el primer chip de producción se espera para el segundo trimestre de 2026.
