Guillem Alsina Gonzàlez
JEDEC Solid State Technology Association, organización dedicada al desarrollo de estándares para la industria microelectrónica, ha adelantado el conjunto de características que tiene previsto incorporar a la próxima versión de su norma JESD209-6, correspondiente a la memoria LPDDR6. La publicación original de dicho estándar tuvo lugar en julio de 2025 y, desde entonces, el subcomité JC-42.6 ha estado trabajando en una actualización destinada a ampliar el alcance de esta tecnología.
El objetivo de la revisión consiste en extender el uso del formato LPDDR6 más allá de las plataformas móviles, su ámbito natural, para dar respuesta a determinadas cargas de trabajo de centros de datos y de computación de alto rendimiento que demandan una plataforma de memoria de alta capacidad y gran eficiencia energética. Se trata de un movimiento alineado con la evolución del mercado, en el que las exigencias derivadas de la inteligencia artificial están redibujando los requisitos de la infraestructura de memoria, y ya han provocado una escasez en componentes como la memoria RAM, las GPUs, y las unidades de almacenamiento, con su correspondiente encarecimiento.
Entre las novedades previstas destaca la introducción de una interfaz por die (cada una de las pastillas de silicio que integran un chip de memoria) más estrecha; la norma evolucionará desde la anchura binaria habitual de x16 hacia un esquema no binario que contempla x24, así como la incorporación de los modos x12 y un subcanal adicional x6 (la anchura de interfaz determina cuántos bits puede transferir simultáneamente).
Dicha modificación permite alojar un mayor número de dies por encapsulado, lo que se traduce en capacidades superiores tanto por componente como por canal, un factor que la propia organización considera determinante para sostener los volúmenes de memoria que requiere la inteligencia artificial.
La presente actualización también contempla una reserva flexible de metadatos, pensada para reducir al mínimo su efecto sobre el rendimiento máximo de transferencia. Con esta flexibilidad, los operadores de centros de datos podrán ajustar el equilibrio entre la capacidad disponible para el usuario y el espacio destinado a metadatos en función de sus propios requisitos.
En el terreno de la densidad, JEDEC prevé que LPDDR6 alcance los 512 GB, una cifra que supera el máximo actual ofrecido por LPDDR5 y LPDDR5X, y una capacidad con la que pretende dar respuesta a las crecientes necesidades de memoria asociadas tanto al entrenamiento como a la inferencia de modelos de IA.
El plan de trabajo no se limita a la propia norma LPDDR6, puesto que la asociación se encuentra desarrollando el estándar de módulo SOCAMM2 basado en esta tecnología, concebido para mantener un formato compacto y susceptible de mantenimiento, y para ofrecer una vía de actualización a quienes hoy emplean módulos SOCAMM2 sobre LPDDR5X.
Paralelamente, el organismo se halla próximo a finalizar una norma para LPDDR6 PIM, acrónimo de Processing-in-Memory o procesamiento en memoria, una variante que integra capacidad de cómputo dentro del propio chip de memoria, de manera que se reduce el tráfico de datos entre la memoria y el procesador. Dicha reducción del movimiento de información, que en las arquitecturas convencionales constituye uno de los principales focos de consumo energético, se traduce en un mayor rendimiento de inferencia y un menor consumo.
Esta última propuesta apunta tanto a entornos en el borde de la red (edge) como a centros de datos, y conserva las ventajas de eficiencia características de los diseños basados en LPDDR.
